PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03-145315

(43) Date of publication of application: 20,06,1991

(51) Int. Cl.

H03H 7/20

(21) Application number: 01-283841

(71) Applicant: NEC CORP

(22) Date of filing:


31, 10, 1989

(72) Inventor: HASEGAWA MASATO

(54) VARIABLE PHASE CIRCUIT

(57) Abstract:

PURPOSE: To eliminate a need of a transformer by outputting the in-phase output and the anti-phase output of a clock signal by a gate circuit. CONSTITUTION: The clock signal inputted to a signal input terminal 1 is inputted to a gate circuit 2, and the in-phase output and the antiphase output are outputted from this circuit 2. One output passes a variable resistance 4 and the other passes a capacitor 5, and they are added and are outputted from a signal output terminal 6. At this time, the sum of these two signals is taken to convert signals to a vector sum; and when the resistance value of the variable resistance 4 is changed, the vector sum is changed to output the signal, which has the phase changed, from the signal output terminal 6. Thus, a transformer to get the in-phase output and the anti-phase output is unnecessary to reduce the scale and the weight of the circuit.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

BEST AVAILABLE COPY

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

BEST AVAILABLE COPY

®日本園特許庁(JP)

10 特許出願公開

◎ 公 開 特 許 公 報 (A) 平3-145315

Sint. Cl. 1

識別記号

庁内整理番号

49公開 平成3年(1991)6月20日

H 03 H 7/20 H 03 K 5/00 D 695 S 833

6959-5 J 8321-5 J

容査請求 未請求 請求項の数 1 (全3頁)

②特 顧 平1-283841

❷出 頤 平1(1989)10月31日

砂秀 明 者 長 谷 川 正 人 砂出 顧 人 日本電気株式会社

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

東京都港区之5丁目7番1号

四代 理 人 弁理士 鈴木 章夫

明 框 春

1. 発明の名称

可变位相间局

2. 特許請求の顧用

1. 少なくとも1入力2出力に構成され、かつ2つの出力にそれぞれ正相出力と進相出力を出力するゲート回路の一方の出力に接続した可変抵抗と、他方の出力に接続したコンデンサとを領え、前記可要抵抗とコンデンサの各出力を合成するように構成したことを特徴とする可変位相回路。

3. 発帯の詳細な登明

【産業上の利用分野】

本発明は可変位相回路に関し、特にクロック情 号の位相を可変する可変位相目時に関する。

〔従来の技術〕

従来、この種の可変位相図器はトランスを用いて構成するのが一般的であり、その一例を累3回に示す。同因において、11は信号人力増子、 12はゲート回路、13はトランス、14は可変 - 括抗、15はコンデンサ、16は信号入力増予を 示している。

(発明が解決しようとする課題)

上述した従来の可変位相回路は、トランス 1 3 ぞ利用して正相、逮相の借号を得ているため、トランスが必要とされる。ところが、トランスは遺命大きくて盛いため、可変位相回路の回路規模が大変化、高変量化し、しかもトランスが高値であるために高価格化をまねくという問題がある。

BEST AVAILABLE COPY

DEST AVAILABLE CODY

-75-

特別平3-145315 (2)

本権項の目的は、トランスを不要とした可衷位 相回路を提供することにある。

[課題を解決するための手段]

本発明の可要位相回路は、少なくとも1入力2 出力に構成され、かつ2つの出力にそれぞれ定相 出力と連相出力を出力するゲート回路と、このゲート回路の一方の出力に接続した可変抵抗と、他 方の出力に接続したコンデンサとを構えており、 これら可変抵抗とコンデンサの各出力を合成する ように構成している。

[作用]

この構成では、ゲート四路から1つの人力信号に対する正相出力と逆相出力を取り出すことができ、これらの出力を可変選抗とコンデンサを通して合成することで任意の位相を得ることが可能となる。

(民総実)

次に、本発明を図面を参照して延明する。

第1回は本元明の可衷位相回路の一変施例の回 路図である。図において、1は信号入力結子、2

きのベクトル和は V a + V a となり、このときの位相は B となる。可変越抗 4 の抵抗値が R ' となると、可変抵抗 4 の出力は V a ' となり、ベクトル和は V a ' + V a となり、このときの位相は B ' となる。これにより、位相が B から B' に変化されたことが 料る。

したがって、この可収位相回路では、ゲート可略2でクロック信号の正相出力と連相出力を出力させているので、トランスは不要となり、回路規模の小型化、軽量化を図り、かつ低価格化を可能とする。

(発明の効果)

以上説明したように本発明は、ゲート回路から 1 つの入力信号に対する正相出力と逆相出力を取 り出し、これらの出力を可要抵抗とコンデンサを 退して合成して任意の位相を得ているので、正相 出力と逆相出力を得るためのトランスを不要とし、 国際規模を小型化、経量化でき、かつ係価格化を 実現することができる効果がある。

4. 図面の簡単な幾明

はゲート回路、4は可変抵抗器、5はコンデンチ、6は信号出力増子である。ここで、角紀ゲート回路3は、BCL(Emitter Compled Logic)やCML(Correst Rode Logic)で構成され、1つの入力機子と2つの出力構子を有し、かつ2つの出力構子の各出力は正相出力と連相出力となって出力されるように構成されている。

この構成によれば、信号人力端子1に入力されたクロック信号はゲート回路2に入力され、ここからは正相出力と連相出力がそれぞれ出力される。そして、一方の出力は可変低に4を退され、他方の出力はコンデンサ5を避された上で、それぞれが加算されて信号出力場子8から出力される。これら2つの信号の和をとることにより信号はベクトル和され、可変低値4の低値分出力されるに合うから位相が変化した信号が出力される。

第2回にベクトル和の変化を示す。可変抵抗 4 からの出力を Va とし、コンデンサ 5 からの出力・ を Va とすると、可変抵抗 4 がある抵抗値 R のと

第1図は本発明の一実施術の回路図、第2図は 信号のベクトル和とその位相を示す図、第3図は 従来の可変位相関路の一例を示す図路図である。


- 1、11…信号入力端子、2、12…ゲート回路、
- 4. 14…可数抵抗、5. 15…コンデンサ、
- 6. 16…信号出力端子、13…トランス。

代應人 弁理士 鈴 木




沙岡平3-145315(日)

第1図



第 3 図



第 2 図

